한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)
Current Result Document :
| 한글제목(Korean Title) |
묵시적 가중 예측기법을 이용한 저 메모리 대역폭 인터 예측기 설계 |
| 영문제목(English Title) |
Design of a Low Memory Bandwidth Inter Predictor Using Implicit Weighted Prediction Technique |
| 저자(Author) |
김진영
류광기
Jinyoung Kim
Kwangki Ryoo
|
| 원문수록처(Citation) |
VOL 16 NO. 12 PP. 2725 ~ 2730 (2012. 12) |
한글내용
(Korean Abstract) |
본 논문에서는 H.264/AVC 인코더의 성능 향상을 위해 다중 참조 프레임 기법과 묵시적 가중 예측 기법을 이용하고 낮은 외부 메모리 접근율을 위해 이전 참조 프레임 데이터를 재사용하는 인터 예측기 하드웨어 구조를 제안한다. 참조 소프트웨어JM16.0과 비교하여 참조 프레임 접근율이 약 24%만큼 감소하고 참조 영역 메모리가 약 46%만큼 감소하였다. 통합 구조는 Verilog HDL로 설계되고 Magnachip 0.18um공정으로 합성한 결과 게이트 수는 약 2,061k 이고 91Mhz로 동작한다.
|
영문내용
(English Abstract) |
In this paper, for improving the H.264/AVC hardware performance, we propose an inter predictor hardware design using a multi reference frame selector and an implicit weighted predictor. previous reference frame are reused for Low Memory Bandwidth. The size of the reference memory in the predictor was reduced by about 46% and the external memory access rate was reduced by about 24% compared with the one in the reference software JM16.0. We designed the proposed system with Verilog-HDL and synthesized inter predictor circuit using the Magnachip 0.18um CMOS standard cell library. The synthesis result shows that the gate count is about 2,061k and the design can run at 91MHz.
|
| 키워드(Keyword) |
H.264/AVC
인터 예측기
참조 프레임
가중 예측
H.264/AVC
inter predictor
reference frame
weighted prediction
|
| 파일첨부 |
PDF 다운로드
|
